Hulp gevraagd: 4046 PLL chip probleem

Alles over zelfbouwprojecten.
Bericht
Auteur
Gebruikersavatar
radioshack
Berichten: 349
Lid geworden op: 24 sep 2012, 15:05
Roepletters: PE2CJ
Locatie: JO22xe
Contacteer:

Hulp gevraagd: 4046 PLL chip probleem

#1 Bericht door radioshack »

Voor het "locken" van twee 10 MHz signalen wil ik een 4046 chip gebruiken. Ik wil alleen het PLL deel gebruiken en het VCO deel wordt niet gebruikt. Ik ben aan het testen gegaan, maar ik loop vast. Wie kan mij verder helpen?

Het schema is als volgt:
4046000.JPG
4046000.JPG (56.38 KiB) 8892 keer bekeken
De 4046 chip werkt op 5 VDC. De twee 10 MHz signalen zijn 5 VDC blokgolven. De chip lijkt te werken want op uitgangen 1 en 2 meet ik goede signalen. Bij het verschuiven van de fase verandert de pulsbreedte naar behoren, dus de PLL lijk te werken. Echter op de uitgang van pen 13 meet ik “onzin”. Met of zonder loop filter krijg ik geen resultaat. Ik verwacht een positief of negatieve puls te zien die correspondeert met het faseverschil. Het enige wat ik zie is storing van de 10 MHz signalen.

Wie weet wat ik verkeerd doe? Met een andere 4046 chip krijg ik hetzelfde resultaat, dus het lijkt niet aan de chip te liggen. Ook de waarden van de loop filter zijn gevariëerd zonder succesvol resultaat. Ook is er getest met een 10 kHz signaal zonder succes…

Hieronder staan vier afbeeldingen van scoop signalen. De bovenste twee signalen zijn de twee signalen die met elkaar gelocked moeten worden. Signaal nummer drie van boven is de puls uitgang van pen twee. Deze puls varieert (naar behoren) met het fasevershil. Het onderste signaal is het gemeten signaal op pen 13. De schaal van de spanning is hier wel anders…

In fase:
4046001.JPG
4046001.JPG (111.04 KiB) 8892 keer bekeken
"50%" uit fase
4046003.JPG
4046003.JPG (118.64 KiB) 8892 keer bekeken
Net uit fase:
4046002.JPG
4046002.JPG (112.52 KiB) 8892 keer bekeken
In tegenfase:
4046004.JPG
4046004.JPG (114.23 KiB) 8892 keer bekeken
http://www.polytech.nu (Voorheen ook bekend als www.amateurtele.com...)

Remco
Berichten: 675
Lid geworden op: 25 mar 2012, 15:39
Roepletters: PA3FYM
Locatie: Het Gooi

Re: Hulp gevraagd: 4046 PLL chip probleem

#2 Bericht door Remco »

Probeer eens pin2 (PC1_OUT) ipv pin13 (PC2_OUT) van de 4046?

Gebruikersavatar
radioshack
Berichten: 349
Lid geworden op: 24 sep 2012, 15:05
Roepletters: PE2CJ
Locatie: JO22xe
Contacteer:

Re: Hulp gevraagd: 4046 PLL chip probleem

#3 Bericht door radioshack »

Remco schreef:Probeer eens pin2 (PC1_OUT) ipv pin13 (PC2_OUT) van de 4046?
radioshack schreef:...De chip lijkt te werken want op uitgangen 1 en 2 meet ik goede signalen. Bij het verschuiven van de fase verandert de pulsbreedte naar behoren, dus de PLL lijk te werken. Echter op de uitgang van pen 13 meet ik “onzin”...
Dank voor de reactie. Helaas levert dit geen resultaat op. Pennen 1 en 2 geven een signaal naar behoren. De puls breedte varieert zoals verwacht voor beide pennen. Echter kan ik hier geen "lead" of "lag" uit afleiden, dus ik kan hier niets mee sturen. Ik heb het signaal van pin 13 nodig om de positieve of negatieve fase mee te kunnen bepalen. Zelfs zonder loop filter meet ik niets zinnigs... Er wordt wel een fase verschil gedetecteerd omdat pennen 1 en 2 naar behoren werken. Het lijkt erop dat de chip de positieve en negatieve
fase niet ziet...
http://www.polytech.nu (Voorheen ook bekend als www.amateurtele.com...)

Remco
Berichten: 675
Lid geworden op: 25 mar 2012, 15:39
Roepletters: PA3FYM
Locatie: Het Gooi

Re: Hulp gevraagd: 4046 PLL chip probleem

#4 Bericht door Remco »

Helder, sorry dat ik je post niet precies genoeg had gelezen inzake pin2.

Volgens mij kan de 4046 niet het 'teken' van de fase geven. Wat jij
ziet op je scoop: bij 0 graden een positieve spike, bij 180 graden een
negatieve spike, is voor de 4046 'TTL-technisch' eender.

M.a.w. zoals ik het begrijp komt uit de XOR het absolute faseverschil, |φ| .

Gebruikersavatar
radioshack
Berichten: 349
Lid geworden op: 24 sep 2012, 15:05
Roepletters: PE2CJ
Locatie: JO22xe
Contacteer:

Re: Hulp gevraagd: 4046 PLL chip probleem

#5 Bericht door radioshack »

4046005.JPG
4046005.JPG (56.95 KiB) 8823 keer bekeken
Ik denk dat ik met die info een stapje in de juiste richting kom... Het (b)lijkt dat de PC2 uitgang ook een "high impedance" staat heeft tussen de pulsen. Ergens las ik dat een spanningsdeler toe moet voegen om het signaal pas te kunnen gebruiken. Ik ben het in schakelingen nog niet tegen gekomen, maar het zal blijken of het werkt. Ik ga bovenstaande schema eens beproeven of dat soelaas bied...
http://www.polytech.nu (Voorheen ook bekend als www.amateurtele.com...)

Remco
Berichten: 675
Lid geworden op: 25 mar 2012, 15:39
Roepletters: PA3FYM
Locatie: Het Gooi

Re: Hulp gevraagd: 4046 PLL chip probleem

#6 Bericht door Remco »

Ah!

Dat zou kunnen: boel op halve voedingsspanning zetten en dan
b.v. 0 - 2.5 V = 'positief' faseverschil, 2.5 - 5V 'negatief' faseverschil.

Zoiets?

Ben benieuwd, ik heb het ook nog nooit zo gezien.

Gebruikersavatar
radioshack
Berichten: 349
Lid geworden op: 24 sep 2012, 15:05
Roepletters: PE2CJ
Locatie: JO22xe
Contacteer:

Re: Hulp gevraagd: 4046 PLL chip probleem

#7 Bericht door radioshack »

Missie geslaagd! Er zijn drie 100 k weerstanden toegevoegd en de schakeling werkt. De component waarden moeten nog getweaked, maar de opzet werkt. Met de loop filter komt er een nette DC spanning uit. Wel zijn er glitches zichtbaar, maar die zijn nog wel weg te filteren. Ik wil een OCVCXO locken op een stabiel 10 MHz signaal, maar die kansen schat is slecht in. Bij 1 MHz worden de signalen rommelig. (Kan ook aannde opstelling liggen.) Voor de zekerheid denk ik dat ik de 10 MHz signalen naar 10 kHz deel voor een stabiele regeling. Screendumps en video van de test volgen...

Edit: De video is hier te vinden: https://youtu.be/5Lid07yTuVY
Tekst en uitleg volgt zodra ik iets meer tijd heb...
http://www.polytech.nu (Voorheen ook bekend als www.amateurtele.com...)

Gebruikersavatar
radioshack
Berichten: 349
Lid geworden op: 24 sep 2012, 15:05
Roepletters: PE2CJ
Locatie: JO22xe
Contacteer:

Re: Hulp gevraagd: 4046 PLL chip probleem

#8 Bericht door radioshack »

In fase:
De bijlage 000.png is niet meer beschikbaar
45 graden uit fase negatief
De bijlage 045-neg.png is niet meer beschikbaar
45 graden uit fase positief
De bijlage 045-pos.png is niet meer beschikbaar
90 graden uit fase negatief
De bijlage 090-neg.png is niet meer beschikbaar
90 graden uit fase positief
De bijlage 090-pos.png is niet meer beschikbaar
180 graden uit fase
180-pos.png
http://www.polytech.nu (Voorheen ook bekend als www.amateurtele.com...)

Gebruikersavatar
radioshack
Berichten: 349
Lid geworden op: 24 sep 2012, 15:05
Roepletters: PE2CJ
Locatie: JO22xe
Contacteer:

Re: Hulp gevraagd: 4046 PLL chip probleem

#9 Bericht door radioshack »

Nu met loop filter:

In fase:
4046-000-fase.png
45 graden uit fase negatief:
4046-045-neg.png
45 graden uit fase positief:
4046-045-pos.png
90 graden uit fase negatief:
4046-090-neg.png
90 graden uit fase positief:
4046-090-pos.png
180 fraden uit fase positief:
4046-180-pos.png
http://www.polytech.nu (Voorheen ook bekend als www.amateurtele.com...)

Gebruikersavatar
radioshack
Berichten: 349
Lid geworden op: 24 sep 2012, 15:05
Roepletters: PE2CJ
Locatie: JO22xe
Contacteer:

Re: Hulp gevraagd: 4046 PLL chip probleem

#10 Bericht door radioshack »

Olé olé, missie geslaagd. Met twee 20 M bias weerstanden werkt de schakeling prima. De stroom is erg klein, dus de weerstanden moeten erg groot zijn. Met een 1 uF condensator in de loop filter is de regeling érg snel. Met een 22 uF condensator wordt de gelijkspanning in een seconde of zes gestabiliseerd. Met 220 uF is het een erg langzame regeling. Denk hierbij aan een stabilisatie tijd van en minuut. Voor het stabiliseren van een OCVCXO op een 10 MHz referentie signaal denk ik dat ik voor 220 uF kies. Tenslotte gaat het om het compenseren van de veroudering van het kristal in de oven. Een trage regeling is dan prima. Voor het afstemmen an een VCO is een snellere regeling uiteraard verstandiger...

Achteraf is het ook logisch om tussen de pulsen een hoge impedantie te hebben op de PC2 uitgang. Anders zou het de snelheid van de regeling beïnvloeden. Ik denk wel dat er nog een buffer versterker achter de PC2 uitgang moet omdat de stroom érg klein is...
http://www.polytech.nu (Voorheen ook bekend als www.amateurtele.com...)

Gebruikersavatar
pa8w
Berichten: 948
Lid geworden op: 22 dec 2011, 21:30
Roepletters: PA8W
Locatie: Beuningen
Contacteer:

Re: Hulp gevraagd: 4046 PLL chip probleem

#11 Bericht door pa8w »

Mooi dat het nu werkt.
Wees echter ook alert op schakel-rimpels op de voedingsspanning van de 4046;
Ik heb me een keer ongans gezocht naar de oorzaak van glitches en ik kwam er pas vanaf toen ik een elco plus een MKT condensator pal over de voedingspinnen van de 4046 heb gezet.
Blijkbaar is hij nogal gevoelig voor verontreiniging op de voedingslijn.

Succes,

Wil
pa8w
Let op: website verhuisd naar: http://www.paluidsprekers.nl/pa8w/index.html

Gebruikersavatar
radioshack
Berichten: 349
Lid geworden op: 24 sep 2012, 15:05
Roepletters: PE2CJ
Locatie: JO22xe
Contacteer:

Re: Hulp gevraagd: 4046 PLL chip probleem

#12 Bericht door radioshack »

pa8w schreef:Mooi dat het nu werkt.
Wees echter ook alert op schakel-rimpels op de voedingsspanning van de 4046...
Check, ik had al wat geprobeerd om de glitches weg te krijgen, maar zonder succes. Ik ga je advies opvolgen en kijken of het resultaat beter wordt...
http://www.polytech.nu (Voorheen ook bekend als www.amateurtele.com...)

pe1cmo
Berichten: 2086
Lid geworden op: 21 mar 2015, 19:42
Roepletters: pe1cmo
Locatie: Ayamonte (spanje)
Contacteer:

Re: Hulp gevraagd: 4046 PLL chip probleem

#13 Bericht door pe1cmo »

Over de voeding en 100nF + 10 uF keramisch en eventueel een 10 Ohm weerstand in serie met de + dus tussen Pin 16 en +5V
PE1CMO/EA7LAD
Ayamonte España

Gebruikersavatar
radioshack
Berichten: 349
Lid geworden op: 24 sep 2012, 15:05
Roepletters: PE2CJ
Locatie: JO22xe
Contacteer:

Re: Hulp gevraagd: 4046 PLL chip probleem

#14 Bericht door radioshack »

Het avontuur gaat verder! https://youtu.be/QH0gYQea0xo

Gisteren heb ik een Trimble OCVCXO ontvangen en hiermee ben ik aan het testen gegaan. Het 10 MHz signaal gedeeld tot 10 kHz met twee 74HC390 chips. Dit signaal met een 10 kHz "gps referentie signaal" (nu uit signaal generator) in de 4046 gestopt. De VFC aansluiting op de loop filter aangesloten de regeling werkt. Wel de twee 10 kHz signalen omgewisseld omdat de VFC spanning precies de verkeerde kant op ging...
De regeling is nu stabiel. Wanneer de signaalgenerator vervangen wordt door een GPS referentie signaal, dan is de OCVCXO gelocked met de atoomklok in de ruimte. Dus een prima korte en lange termijn signaal met weinig harmonischen/ruis.

Op de video verhoog ik het referentie signaal kortstondig met 20 Hz en het is zichtbaar dat de regeling snel weer stabiliseerd. Er blijft wel een fase verschuiving, maar dat komt omdat de oscillator niet precies 10 MHz bij 2,5 VDC heeft. De onderlinge faseverschuiving is ook niet interessant. Wel dat de faseverschuiving constant is...
http://www.polytech.nu (Voorheen ook bekend als www.amateurtele.com...)

pe1cmo
Berichten: 2086
Lid geworden op: 21 mar 2015, 19:42
Roepletters: pe1cmo
Locatie: Ayamonte (spanje)
Contacteer:

Re: Hulp gevraagd: 4046 PLL chip probleem

#15 Bericht door pe1cmo »

En met die stabiele 10 MHz kan je allerlei andere bronnen locken.
Tegenwoordig kan je bij een PLL je referentie met alle getallen invullen maar vroeger niet.

Toen maakte ik uit een 10 MHz OCXO hulp frequenties als 6,4 en 10.240 MHz

6.4 referentie delen door 100, 6,4 delen door 64 en dan de 4046
10.240, referentie delen door 100, 10.240 delen door 1024

Zo kan ik met PLL's en een gezamenlijk referentie alles maken.
PE1CMO/EA7LAD
Ayamonte España

Plaats reactie